bjortk

Sistemas Digitales I Laboratorio 3 Jenny Ballesteros Clavijo [email protected] Giovanni Tovar [email protected] Descripción de la implementación recorrido de memoria Las memorias de lectura son aquellas que durante una escritura muestran en las terminales de salida la informaciónque estaba guardada en la posición que está siendo direccionada, si observamos con atencion se requiere una señal de reloj (Los FPGA tienen unos bloques de lógica dedicados exclusivamente a funciones de control y generación de señales de reloj. En los FPGAs de Xilinx a estos bloques genéricamente se los llama Digital Clock Managers (DCMs) (Gestores de Reloj Digitales).), que permite que el circuito funcione ante un flanco; una señal delectura/escritura para identificar la operación que se require realizar; una señal de habilitación, para indicar al dispositivo cual entrará en funcionamiento; una señal de dirección, que representa la posición de memoria con la se trabajará.

Jenny Paola Ballesteros Clavijo Geovanni Tovar Laboratorio 6 System digital I Sistema de control de una escalera mecánica bidireccional. Para ello disponemos de dos sensores de presión, P1 y P2. Cuando se activa un sensor, la escalera empezará a andar en dirección al sensor restante y no parará hasta que se active el otro sensor. La máquina deberá mostrar el comportamiento de la dirección de los motores, así como su estado (encendido o apagado) Las situaciones que nos podemos encontrar son las siguientes: • La escalera está parada • La escalera está subiendo • La escalera está bajando Como señales de entrada tendremos los dos sensores de presión, y como salidas tendremos la acción (A) y el sentido (S) del motor. Luego, las transiciones estarán etiquetadas por P1P2, AS. Las posibles secuencias que hay que describir son las siguientes: • Una persona se coloca sobre el sensor P1, luego la escalera debe empezar a bajar, hasta que dicha persona se coloque sobre el sensor P2 • Cuando no se active ninguno de los sensores la escalera debe permanecer parada A: escalera parada; B: escalera bajando; C: escalera subiendo Señales de salida: Z=0, motor parado; X=1, motor moviéndose; S=0, sentido hacia arriba; R=1, sentido hacia abajo

Jenny Paola Ballesteros Clavijo Geovanni Tovar Laboratorio 5 System digital I Su function es activar una columna a la vez cada cuanto e ingrese un dato en las filas de la memoria y que este se visualize, como tiene un contador de ocho posiciones en serie para cada numero este activara una columna y volvera a empezar; se tiene encuenta la frecuencia de oscilacion de 482hz. El reset debe estar en la lista de sensibilidad porque es asíncrono, tiene efecto independientemente del reloj. En los circuitos secuenciales, la lista de sensibilidad debe estar compuesta como mucho por el reloj y el reset (si es asíncrono). En la memoria cuenta con 1, 2, 3….. hasta FFF posiciones de memoria por bloque, que solo fue usado 52 cada datos es visualizado en una matriz de 8x8 realizara un conteo de acuerdo a las poasiciones de la memora y la memoria enviara 8 bits a la salida dependiendo de la posicion del contador. link: https://www.youtube.com/watch?v=w6H_f6Qob_g&feature=youtu.be

Sistemas digitales I Laboratorio 1 Grupo 7: 8BN • Jenny Ballesteros Clavijo [email protected] • Giovanni Tovar [email protected] Asignatura dirigida por: Jose Eduin Culma Caviedes Somos estudiantes de 8° semestre de ingeniería electrónica; Tenemos conocimientos básicos en el manejo de lenguajes de programación (c++, assembler, HTML, VHDL), automatización y manejo de PLC, campos electromagnéticos. Nuestras capacidades adquiridas a lo largo de la carrera se han reforzado en la parte de diseño e implementación circuitos electrónicos, secuenciales y combinacionales. Manejo programas como Xilinx, Matlab, Labview, Circuit Maker, Mplab, HFSS, Proteus. Tema de interés para desarrollar aplicación: conversor binario a BCD Laboratorio 1 Descripción del laboratorio El Código binario decimal (BCD) es un código para números decimales en el que cada digito es representado por su propia secuencia binaria. Su principal ventaja es que permite una conversión fácil a dígitos decimales para su despliegue. Para esta práctica se utilizó una FPGA, la cual se programara por medio de la herramienta schematics la cual hace la descripción de hardware por medio de los diagramas de las compuestas lógicas. Para hacer la descripción primero se realiza una tabla que muestra las entradas y los diferentes estados que pueden tomar las salidas, las cuales se visualizaran en un Display 7 segmentos.

Sistemas Digitales I Laboratorio 2 Jenny Ballesteros Clavijo [email protected] Giovanni Tovar [email protected] Descripción o de la implantación del decodificador alfa-numérico El sistema numérico en base 36 se llama sistema alfanumérico y utiliza para su representación los símbolos 0, 1, 2, 3,…, 9, A, B, C,…, X, Y, Z. pueden ser mayusculas o minusculas Recibe este nombre dado que los símbolos que utiliza para su representación concuerdan con la definición computacional tradicional de carácter alfanumérico; hay que tener presente que los caracteres alfabéticos utilizados corresponden al alfabeto latino con la supresión de la letra ñ. El sistema alfanumérico, en el contexto de la informática, no es una buena alternativa respecto de sistemas como el binario, el hexadecimal o cualquier otro en base 2^n. Esto se debe a que una palabra de cierto tamaño n puede tener un manejo más intuitivo por los humanos si se escribe en base 2^n o bien usando varias bases 2^m tales que su producto sea 2^n. Así, usando sólo un carácter hexadecimal. Claramente, no existe n natural que permita que 2^n = 36, por lo que el sistema alfanumérico no puede usarse para este propósito.