memoria ROM en FPGA

Sistemas Digitales I Laboratorio 3 Jenny Ballesteros Clavijo [email protected] Giovanni Tovar [email protected] Descripción de la implementación recorrido de memoria Las memorias de lectura son aquellas que durante una escritura muestran en las terminales de salida la informaciónque estaba guardada en la posición que está siendo direccionada, si observamos con atencion se requiere una señal de reloj (Los FPGA tienen unos bloques de lógica dedicados exclusivamente a funciones de control y generación de señales de reloj. En los FPGAs de Xilinx a estos bloques genéricamente se los llama Digital Clock Managers (DCMs) (Gestores de Reloj Digitales).), que permite que el circuito funcione ante un flanco; una señal delectura/escritura para identificar la operación que se require realizar; una señal de habilitación, para indicar al dispositivo cual entrará en funcionamiento; una señal de dirección, que representa la posición de memoria con la se trabajará.