#wwwdiligentcom
Ordenar por:
Categoría:
R
Rotacion y corrimiento de 4 bits en VHDL para Basys 2
Código para el modulo VHDL library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.NUMERIC_STD.ALL; entity Corrimiento is port ( a: in unsigned (3 downto 0); b: in unsigned (2 downto 0); c: out unsigned (3 downto 0)); end Corrimiento; architecture Behavioral of Corrimiento is begin process (a,b) begin c…
30
0