matiticinence

MICROPROCESADORES ARQUITECTURA DE COMPUTADORAS El concepto de arquitectura de computadoras se define como las características visibles para el usuario de una computadora relativas a las funcionalidades o prestaciones que una determinada configuración, organización o estructura de computadoras puede brindar. ARQUITECTURA HARVARD Arquitectura Harvard se refiere a las arquitecturas de computadoras que utilizaban dispositivos de almacenamiento físicamente separados para las instrucciones y para los datos. Este tipo de arquitectura se utiliza en microcontroladores y en procesadores de señal digital, y son muy utilizados en celulares y módems inalámbricos y en procesadores digitales de audio y video. En la Arquitectura Harvard son independientes la memoria de instrucciones y la memoria de datos y cada una dispone de su propio sistema de buses para el acceso. ARQUITECTURA VON NEUMANN La Arquitectura Von Neumann se refiere a las arquitecturas de computadoras que utilizan el mismo dispositivo de almacenamiento tanto para las instrucciones como para los datos. Hoy en día, la mayoría de las computadoras están basadas en esta arquitectura. Los modernos chips de CPU de alta performance incorporan aspectos de ambos tipos de arquitecturas. La caché de memoria incorporada en el chip usa la Arquitectura Harvard y la memoria principal usa la Arquitectura Von Neumann. MICROPROCESADOR La estructura simplificada de una computadora consta de:  Microprocesador: Es un circuito integrado que comprende la Unidad de Control y la Unidad Operativa. Se lo suele denominar CPU.  Unidad de memoria: Aquí se almacenan las instrucciones, datos y programas.  Módulos de entrada y salida: La CPU accede rápidamente a los datos e instrucciones almacenados en la memoria, pero en ocasiones esta no es lo suficientemente grande para soportar toda la información necesaria. En estos casos se dota al sistema de puertas de entrada y salida de datos. Las puertas de entrada son periféricos externos de memoria tales como los discos magnéticos, mientras que las puertas de salidas son las pantallas, impresoras, discos, etc. El microprocesador controla todas las operaciones que efectúan los demás elementos a través de los buses. Es capaz de referenciar y seleccionar posiciones de memoria y módulos de entrada y salida. Además reconoce y responde a ciertas señales de control procedentes del exterior. Los procesadores pueden ser identificados a partir de dos parámetros: su ancho y su velocidad. El ancho del procesador incluye a:  Los registros internos.  Los buses de datos.  Los buses de direcciones. La velocidad de un procesador se expresa en términos de frecuencia de reloj, medida generalmente en ciclos por segundo o Hertz. Las frecuencias de reloj actuales están en el orden de los GigaHertz (1 GHz=mil millones de ciclos por segundo). Un ciclo de reloj es la mínima porción de tiempo para el procesador. Cada procesador varía en la cantidad de ciclos de reloj por instrucción y por lo tanto es diferente el tiempo que necesita para ejecutar instrucciones. MICROPROCESADOR 8086 El 8086 es un microprocesador de 16 bits. Fue lanzado por Intel en el año 1978. El conjunto de instrucciones le permite operar tanto con 8 bits como con 16. REGISTROS DE 8086 Los registros son celdas de memoria de alta velocidad de acceso ubicadas dentro del microprocesador dónde se pueden almacenar datos binarios. El microprocesador 8086 posee cinco tipos de registros de 16 bits:  Registros de uso general: Hay cuatro registros de uso general: AX (Registro Acumulador), BX (Registro Base), CX (Registro Contador) y DX (Registro de Datos). Son registros de 16 bits, que pueden subdividirse en dos registros de 8 bits, parte alta y baja. Cualquiera de estos cuatro registros pueden utilizarse para el almacenamiento temporal de datos y en operaciones aritméticas y lógicas.  Registros índices: Son registros de 16 bits; no pueden subdividirse; actúan como punteros, almacenando en su interior direcciones de memoria. • IP (Puntero de Instrucción): Almacena la dirección de la siguiente instrucción a ejecutar. • SI, DI (Índice Fuente, Índice Destino): Se usan principalmente para el manejo de datos en secuencia y para el direccionamiento indirecto.  Registros de pila: La pila es una zona de memoria utilizada para guardar información de manera que el último dato que se almacena es el primero que se debe sacar. • SP (Puntero de Pila): Almacena la dirección de la cima de la pila. • BP (Puntero Base): Almacena la dirección de un dato dentro de la pila. Las operaciones de escritura y de recuperación se simulan al incrementar o decrementar el contenido del Puntero de Pila. La pila se utiliza no solo para almacenar datos temporales, sino también en forma implícita en la llamada y retorno de un procedimiento.  Registro de banderas: El registro de banderas suministra información acerca del resultado de una operación aritmética o lógica, y se utiliza además para controlar algunas operaciones del microprocesador. Banderas de estado: • C (Carry): Bandera de acarreo. • O (Overflow): Bandera de desbordamiento aritmético. • Z (Zero): Bandera de resultado cero o comparación igual. • S (Sign): Bandera de resultado negativo. • P (Parity): Bandera de paridad. • A (Auxiliary Carry): Bandera de acarreo auxiliar. Banderas de control: • D (Direction): Bandera de dirección. • I (Interrupt): Bandera de interrupciones. • T (Trap): Bandera de trampa. DIRECCIONAMIENTO DE MEMORIA Registros de segmento: El microprocesador 8086 fue diseñado originalmente para acceder a 1MB de memoria y para ello cuenta con un bus de direcciones de 20 bits. Sin embargo, para almacenar una dirección de memoria completa no podemos utilizar solamente un registro. Para superar ese límite, se crearon registros adicionales, llamados de segmento: • CS (Segmento de Código). • DS (Segmento de Datos). • SS (Segmento de Pila) • ES (Segmento Extra). Se denomina segmento a una zona de memoria que contiene información de la misma clase. INSTRUCCCIONES DEL 8086 El 8086 es un microprocesador con arquitectura CISC (Conjunto de instrucciones complejo), con 92 instrucciones. Cada instrucción es codificada en una serie de números binarios para que pueda ser ejecutada por el procesador. Dichos números constituyen el Código de Máquina. Las instrucciones se representan con unos pocos caracteres alfabéticos, llamados nemotécnicos. El conjunto de nemotécnicos constituye el Lenguaje Ensamblador. El proceso de traducción de Lenguaje Ensamblador a Lenguaje de Máquina lo realiza un programa llamado Programa Ensamblador. El Lenguaje Ensamblador puro, cada sentencia equivale a exactamente una instrucción de Lenguaje de Máquina. Es mucho más fácil programar en Lenguaje Ensamblador. El programador ensamblador tiene acceso a todas las características disponibles de la máquina. Los lenguajes de alto nivel no están diseñados para acceder a las características internas de la computadora. Otra diferencia es que el Ensamblador puede ejecutarse solamente en una familia de computadoras, mientras que un programa escrito en un lenguaje de alto nivel puede ejecutarse potencialmente en muchas máquinas diferentes. La programación en Ensamblador es dificultosa. Escribir un programa en Ensamblador toma mucho más tiempo que en un lenguaje de alto nivel. ¿Por qué programar en Lenguaje Ensamblador? Hay dos razones. El rendimiento y el acceso a la máquina. El empleo de Lenguaje Ensamblador nos acerca al funcionamiento de la máquina. Las instrucciones del procesador se emplean para constituir programas y se colocan en el área de códigos. EJEMPLOS DE INSTRUCCIONES EN LENGUAJE ENSAMBLADOR Las instrucciones de transferencia de datos mueven información entre registros y elementos de memoria o puertos de entrada/salida. La instrucción más utilizada para transferir datos es MOV: transfiere un dato desde el operando de mayúscula Fuente al operando Destino. Esta instrucción no altera las banderas. INSTRUCCIONES ARITMÉTICAS Y LÓGICAS Las instrucciones aritméticas y lógicas realizan operaciones sobre registros y memoria. Luego de realizar la operación, se alteran las banderas de acuerdo con el resultado obtenido. Las instrucciones aritméticas son:  ADD: Suma dos operandos. El resultado se almacena en el operando Destino.  SUB: Resta dos operandos. El resultado se almacena en el operando Destino.  CMP: Compara dos operandos, restando Fuente de Destino, pero sin el resultado. En esta instrucción se actualizan las banderas.  INC: Suma una unidad al operando Destino.  NEG: Calcula el valor negativo del operando. Las instrucciones lógicas son:  NOT: Cambia los bits unos por ceros y los bits ceros por uno.  AND: Operación AND bit a bit entre los dos operandos. Se realiza un producto lógico entre bits del mismo orden. El resultado se almacena en el operando Destino.  OR: Operación OR bit a bit entre los dos operandos. Se realiza una suma lógica entre bits del mismo orden. El resultado se almacena en el operando destino. INSTRUCCIONES DE TRANSFERENCIA DE CONTROL Transfiere el control a otro punto del programa. No afectan las banderas. La instrucción de salto incondicional es:  JMP: Transfiere el control a la instrucción ubicada en la dirección de destino. La instrucción JUMP provoca un movimiento hacia la etiqueta especificada para continuar allí la ejecución del código. Las instrucciones de salto condicionales producen saltos en función del estado de ciertos bits del registro de banderas. Ellos son:  JE: Salta si igual o resultado cero.  JNE: Salta si no es igual o resultado no es cero.  JC: Salta si acarreo. MICROPROCESADOR 80386 El microprocesador 80386, es el primer microprocesador de 32 bis de la familia x86. Soporta la mayoría de los recursos que pertenecían a las minicomputadoras y mainframes. El 386 puede funcionar conjuntamente con otros dos chips: El coprocesador matemático 387 y el controlador de memoria cache 385. MODOS DE FUNCIONAMIENTO La línea de procesadores 386 ofrece absoluta compatibilidad con los programas producidos para la familia de procesadores 8086 y 80286. Las únicas diferencias se dan en la velocidad de proceso. Además, es capaz de:  Realizar una eficiente conmutación de tareas, los que permite que la CPU atienda a varias tareas simultáneamente.  Implementa un entorno protegido, que impide la interferencia entre tareas y entre los objetos de una misma tarea.  El 386 admite tres formas de operación: • Modo real: En modo real el procesador una memoria principal máxima de 1MB. • Modo protegido: En modo protegido se dispone del manejo de memoria virtual, entorno protegido y conmutación de tarea. • Modo Virtual-86: En modo protegido, se puede activar el modo V-86, que permite ejecutar programas creados para el 8086 pero pudiendo implementar la paginación, la conmutación de tareas y la protección de memoria. ARQUITECTURA INTERNA El 386 es un procesador con una estructura interna de ejecución en cadena que actúa como las cadenas de montaje. Esta arquitectura es usada por los microprocesadores para incorporar cierto grado de paralelismo con el fin de aumentar su velocidad de procesamiento. Todo procesador procesa una instrucción en una serie de pequeños pasos. El 386 lo divide en cuatro sub- funciones:  Buscar una instrucción de la memoria.  Decodificar la instrucción.  Leer la dirección de memoria del operando.  Ejecutar la instrucción. El 386 se compone de tres grandes bloques dos de los cuáles se subdividen:  CPU • Unidad de prebúsqueda. • Unidad de decodificación. • Unidad de ejecución.  MMU (Unidad de Manejo de Memoria) • Unidad de segmentación. • Unidad de paginación.  BIU (Unidad de Interconexión con el Bus) ARQUITECTURA DEL 80486 El microprocesador 80486 es un miembro más de la arquitectura 386. Es un procesador de 32 bits, que opera más rápidamente que los anteriores. Para ello se ha mejorado el diseño lógico y se ha aumentado la densidad de integración. ASPECTOS DESTACABLES DEL 486  Todas las operaciones con registros finalizan en un ciclo de reloj.  Se han incrementado las fases de la cascada de operaciones.  Se ha incorporado un subsistema de caché interno integrado en el chip.  Se ha integrado el coprocesador matemático, con lo que se incorpora una unidad de cálculo interna de coma flotante. ARQUITECTURA INTERNA  Unidad de interconexión con el bus.  Unidad de prebúsqueda.  Unidad de caché.  Unidad de decodificación.  Unidad de control.  Unidad de enteros.  Unidad de coma flotante.  Unidad de paginación.  Unidad de segmentación. CASCADA DE INSTRUCCIONES Una instrucción pasa por diferentes fases de proceso antes de ser completada. La cascada de instrucciones cuenta con cinco fases independientes. UNIDAD DE INTERCONEXIÓN CON EL BUS (BIU) La BIU es la encargada de comunicar al 486 con el mundo exterior. Se comunica con la memoria caché y la unidad de prebúsqueda. La comunicación con la unidad de caché se realiza por medio de dos buses: un bus de 32 bits para datos y otro para direcciones. UNIDAD DE PREBÚSQUEDA Tiene como misión la búsqueda de las instrucciones que van a ser ejecutadas, prepararlas en una cola de acceso y enviarlas a la unidad de decodificación. La cola de acceso está formada por dos registros intermedios, llamados A y B, de 16 bytes cada uno. El bloque de código leídos se almacena al mismo tiempo en la caché. UNIDAD DE CACHÉ (8 KB) La caché interna del 486 almacena datos e instrucciones. A efectos del bus externo el tipo de actualización de la memoria, es de escritura diferida ya que la escritura pasa por uno de los registros intermedios de escritura. UNIDAD DE DECODIFICACIÓN Es la encargada de hacer la decodificación de las instrucciones que le llegan desde la unidad de prebúsqueda. La decodificación se lleva a cabo en dos etapas en cascada. En la primera etapa, se generan las direcciones de los operandos y se indica el acceso a memoria. Durante la segunda etapa, se identifican los puntos de entrada al microprograma y se generan las señales de control. UNIDAD DE CONTROL Es el motor del microprocesador y contiene la ROM con el microprograma. En esta unidad se comprueban también los bits de protección. La salida de esta unidad son las señales que indican las operaciones a realizar por la unidad de enteros, la unidad de coma flotante y la de segmentación. UNIDAD DE ENTEROS La unidad de enteros es la encargada de hacer las operaciones aritméticas y lógicas del procesador. UNIDAD DE COMA FLOTANTE Ejecuta las instrucciones sobre datos en formato de coma flotante IEEE-754 de simple precisión (32 bits), doble precisión (64 bits) y precisión extendida (80 bits). ARQUITECTURA DEL PENTIUM El microprocesador Pentium es un miembro de la familia Intel de 32 bits. Trabaja con un bus de datos de 64 bits y posee una arquitectura más optimizada. El conjunto de instrucciones del Pentium incluye el conjunto completo de instrucciones del 486. Todas las aplicaciones escritas para el 386 y 486 corren en el Pentium sin modificación. ARQUITECTURA INTERNA  Unidad de enteros superescalar.  Unidades de memoria caché separadas.  Unidad de interconexión con el bus mejorada.  Monitor de prestaciones.  Unidad de redundancia funcional.  Unidad de predicción de saltos.  Unidad de coma flotante mejorada. UNIDAD DE ENTEROS SUPERESCALAR El Pentium posee un diseño superescalar. Esto significa que en su interior hay más de una unidad de ejecución de enteros. En el caso del Pentium, son dos las unidades de enteros de 32 bits que operan en paralelo, llamadas U y V. Ambas constan de una tubería de instrucciones de cinco etapas. El Pentium puede proporcionar dos resultados enteros por ciclo de reloj. Los resultados de las operaciones con enteros se almacenan en la caché interna y no se transfieren a la memoria principal a no ser que sea necesario. Sin embargo, ambas unidades no son exactamente iguales. Una de ellas es más completa que la otra ya que puede ejecutar todo tipo de instrucciones. La otra solo puede ejecutar instrucciones simples. UNIDADES DE MEMORIA CACHÉ La memoria caché interna está dividida en dos subsistemas de memoria independientes. Ambos son del mismo tamaño y están organizadas como memoria asociativa de dos vías. Una caché se dedica a almacenar instrucciones y la otra datos. El algoritmo de actualización de las cachés es del tipo LRU. UNIDAD DE INTERCONEXIÓN CON EL BUS El Pentium tiene el mismo rango de direccionamiento que su predecesor, debido a que también usa un bus de direcciones de 32 bits. Sin embargo, el bus de datos externo es de 64 bits, utiliza el doble de líneas que el 486. UNIDAD DE PREDICCIÓN DE SALTOS La mayor parte de los procesadores, incluido el Pentium incorporan una unidad de predicción de satos, con el objeto de cargar y procesar las instrucciones de la secuencia que sigue a la dirección destino del salto, si es que se toma. Si la predicción es precisa, la CPU trabajará a la velocidad óptima. El Pentium utiliza una caché de 256 posiciones llamada BTB (Registro de Destino de Saltos). Esta unidad es la encargada de hacer una predicción de hacia dónde van a saltar las últimas 256 instrucciones de salto condicional. Además, tiene dos colas de prebúsqueda, una para realizar la prebúsqueda en forma lineal, y otra según indica el BTB de modo que el código a ejecutar está casi siempre disponible antes de ser necesario para la ejecución. Cuando la lógica de predicción predice un salto, le envía la dirección de destino de salto, se cambia la cola activa y continua la carga de instrucciones. Cuando se encuentra una instrucción de salto, la BTB predice si se tomará o no. En la familia de procesadores Pentium los saltos que se analizan por primera vez, se predicen utilizando un algoritmo estático de predicción, el cual se resume de la siguiente manera:  Los saltos incondicionales se predicen como que se tomarán.  Se predice que los saltos hacia atrás se tomarán.  Se predice que los saltos hacia adelante no se tomarán. UNIDAD DE COMA FLOTANTE Esta unidad cumple con la norma IEEE-754. Incorpora una tubería de ocho etapas. Las cuatro primeras etapas son las mismas que poseen las unidades de enteros. Las instrucciones de suma, multiplicación y carga de datos, se ejecutan tres veces más rápido que un 486. LA TECNOLOGÍA MMX La tecnología MMX (Multi Media Extensions) es el agregado más significativo a la arquitectura Intel desde el lanzamiento del micro procesador Intel 386, el cual extendió la arquitectura a 32 bits. El cambio más importante que introduce la tecnología MMX a la familia procesadores Intel es el paso de una familia de procesadores SISD (una instrucción afecta a un solo dato) a SIMD (una sola instrucción puede afectar a más de un dato). Para ello se han creado 57 instrucciones, que usan ocho registros de 64 bits cada uno, definiéndose cuatro nuevos tipos de datos. Las instrucciones MMX aceleran el proceso de datos, haciendo que muchos paquetes de información puedan ser procesados con una sola instrucción en forma simultánea. La tecnología MMX se integra a todos los procesadores de la arquitectura Intel a partir del Pentium MMX y mantiene compatibilidad total con todos los sistemas operativos existentes. COMPATIBILIDAD La tecnología MMX mantiene la compatibilidad con los sistemas operativos existentes compartiendo sus registros con los registros de la unidad de coma flotante del micro procesador. Las instrucciones MMX no alteran las banderas. INSTRUCCIONES MMX Las instrucciones MMX cubren una amplia gama de funciones:  Operaciones aritméticas básicas.  Operaciones de comparación.  Instrucciones de conversión entre los nuevos tipos de datos y los tipos estándar.  Operaciones lógicas.  Operaciones de desplazamiento.  Operaciones de transferencia de datos para transferencia entre registros MMX o carga/almacenamiento de 64 y 32 bits a memoria. ARQUITECTURA DEL PENTIUM II El microprocesador Pentium II es un miembro de la familia Intel de 32 bits, que integra los mejores atributos de la microarquitectura del microprocesador Pentium Pro y la tecnología MMX. El Pentium II fue construido usando tecnología CMOS. El Pentium II inicial agrega una cache de segundo nivel integrada de 512 KB, operando a la mitad de frecuencia interna de reloj y presenta nuevo encapsulado: El procesador, el cache secundario y el disipador de calor están montados en una placa única que se inserta en una ranura llamada Slotl. ASPECTOS DESTACABLES DEL PENTIUM II  Posee tecnología de ejecución dinámica.  Potencia el paralelismo mediante la inclusión de cinco unidades de ejecución que trabajan simultáneamente.  Aumenta la velocidad de ejecución mediante el incremento del número de etapas de la tubería.  Presenta una caché de segundo nivel conectado al procesador.  Integra una caché de primer nivel para instrucciones y para datos.  Incluye las 57 instrucciones MMX de tecnología SIMD. LA MEMORIA CACHÉ SEGUNDO NIVEL La caché de segundo nivel del Pentium II tiene un tamaño de 512 KB y una estructura asociativa de 4 guías, con 32 bytes por línea. Pero lo más importante de esta memoria es que su conexión con el procesador se realiza mediante un bus propio que se caracteriza por funcionar a la mitad de la frecuencia del procesador. El procesador se comunica con la memoria principal y con los módulos de E/S mediante otro bus. ARQUITECTURA DEL PENTIUM 4 El microprocesador Pentium 4 es un miembro de la familia Intel de 32 bits e implementa una nueva microarquitectura, llamada NetBurst, que aumenta significativamente la velocidad de reloj y el rendimiento. El Pentium 4 funcione a una frecuencia de 1,5 GHz y construido utilizando tecnología CMOS. El nuevo microprocesador añade 144 nuevas instrucciones SIMD llamadas SSE2, que mejora el rendimiento de programas multimedia, científicos y de ingeniería. MICROARQUITECTURA NETBURST El rendimiento verdadero es una combinación tanto de la frecuencia de reloj como de las instrucciones ejecutadas por ciclo. Se puede elegir aumentar uno, y mantener constante el otro, o bien, incrementar ambos. El Pentium 4 posee una microarquitectura orientada a aumentar significativamente la frecuencia de reloj. EL FIN DE LA ERA DE LOS MHZ Y EL INCIÓ DE LA ERA MULTI-CORE Los MHz si importan y mucho a la hora de establecer el desempeño que ofrece un procesador. Los MHz importan dentro de una misma familia de procesadores en la que todas las demás características son idénticas. Hasta la década del ´90 se pensaba que la física de estado sólido jamás permitiría alcanzar 1 GHz. Pero ya en el año 2002 había prototipos de Pentium 4 corriendo a 5,2 GHz. Pero esos mismos prototipos anunciaban lo difícil que serian enfriar tantos MHz y desencadenaron una decisión crucial en esta industria: escalar el desempeño mediante el uso de múltiples núcleos. Se dio inicio así a la era Multi-Core y terminó la era de los MHz. Procesadores basados en NetBurst: Pentium 4, Pentium D, otros. Pocesadores basados en Core: Pentium Dual